Darowizna 15 września 2024 – 1 października 2024
O zbieraniu funduszy
wyszukiwanie książek
książki
Darowizna:
69.0% wykorzystano
Wejdź
Wejdź
uprawnieni użytkownicy mają dostęp do:
osobiste rekomendacje
Bot Telegramu
historia pobierania
wyślij do Email lub Kindle
zarządzanie zbiorami
zapisywanie w ulubionych
Osobiste
Zapytania o książkę
Nauka
Z-Recommend
Lista książek
Najbardziej popularne
Kategorie
Uczestnictwo
Wsparcie
Pobrania
Litera Library
Podaruj papierowe książki
Dodaj papierowe książki
Search paper books
Mój LITERA Point
Wyszukiwanie kluczowych słów
Main
Wyszukiwanie kluczowych słów
search
1
Hardware virtualization on a coarse-grained reconfigurable processor
Shaker
Christian Plessl
architecture
reconfigurable
context
execution
partitioning
rpu
temporal
zippy
implementation
configuration
virtualization
circuit
placement
routing
simulation
cycle
array
architectures
processor
output
processing
input
resource
systems
embedded
coprocessor
registers
grained
sequencer
specification
core
memory
tools
netlist
partition
configurations
tasks
approach
circuits
constraints
simplescalar
coarse
instruction
simulator
vhdl
virtualized
method
contexts
computing
operators
Rok:
2006
Język:
english
Plik:
PDF, 2.45 MB
Twoje tagi:
0
/
0
english, 2006
2
Evolving the Ultimate Processor
Antonovic.
cache
processor
caches
consumption
parameters
optimization
cacti
simplescalar
branch
predictor
configuration
figure
generation
javapisa
pisa
parameter
thesis
realization
ssp
mutation
criteria
implementation
values
instruction
java
random
enc
presented
unified
created
ports
variator
adpcm
frag
processors
rijndael
element
helloworld
population
predictors
simwattch
btb
core
evolutionary
athlon
method
possibility
tools
64k
algorithm
Język:
english
Plik:
PDF, 4.58 MB
Twoje tagi:
0
/
0
english
3
Power-Aware Computer Systems: First International Workshop,PACS 2000 Cambridge, MA, USA, November 12, 2000 Revised Papers
Springer-Verlag Berlin Heidelberg
Flavius Gruian (auth.)
,
Babak Falsafi
,
T. N. Vijaykumar (eds.)
cache
memory
queue
issue
processor
models
cycle
voltage
decay
dynamic
instruction
consumption
figure
scheduling
execution
clock
task
reduce
fpu
simulator
wattch
architecture
floating
speed
step
processors
techniques
average
cycles
systems
active
integer
savings
prediction
simulation
adaptive
leakage
scaling
supply
pipeline
reduction
approach
caches
rate
dissipation
analysis
shading
activity
frequency
resources
Rok:
2001
Język:
english
Plik:
PDF, 1.89 MB
Twoje tagi:
0
/
0
english, 2001
4
Power-Aware Computer Systems: First International Workshop,PACS 2000 Cambridge, MA, USA, November 12, 2000 Revised Papers
Springer-Verlag Berlin Heidelberg
Flavius Gruian (auth.)
,
Babak Falsafi
,
T. N. Vijaykumar (eds.)
cache
memory
queue
issue
processor
models
cycle
voltage
decay
dynamic
instruction
consumption
figure
scheduling
execution
clock
task
reduce
fpu
simulator
wattch
architecture
floating
speed
step
processors
techniques
average
cycles
systems
active
integer
savings
prediction
simulation
adaptive
leakage
scaling
supply
pipeline
reduction
approach
caches
rate
dissipation
analysis
shading
activity
frequency
resources
Rok:
2001
Język:
english
Plik:
PDF, 1.34 MB
Twoje tagi:
0
/
0
english, 2001
1
Skorzystaj z
tego linku
lub wyszukaj bota „@BotFather” w Telegramie
2
Wyślij polecenie /newbot
3
Wpisz nazwę swojego bota
4
Wprowadź nazwę użytkownika dla bota
5
Skopiuj najnowszą wiadomość od BotFather i wklej ją tutaj
×
×